Skip Navigation Linksلیست مقالات ترجمه شده / مقالات ترجمه شده مهندسی كامپيوتر /

عنوان ترجمه شده مقاله: نگاشت ارتباطی و وظیفه آگاه به تغییرات برای معماری MPSoC

در این مقاله، روش نگاشت ارتباطات و وظیفه آشنا به تغییرات برای برای تراشه های بر روی سیستم چند پردازنده ای را ارائه می دهیم
 Abstract

As technology scales, the delay uncertainty caused by process variations has become increasingly pronounced in deep submicrometer designs. As a result, a paradigm shift from deterministic to statistical design methodology at all levels of the design hierarchy is inevitable. In this paper, we propose a variation-aware task and communication mapping methodology for multiprocessor system-on-chips that uses network-on-chip communication architecture so that the impact of parameter variations can be mitigated. Our mapping scheme accounts for variability in both the processing cores and the communication links to ensure a complete and accurate model of the entire system. A new design metric, called performance yield and defined as the probability of the assigned schedule meeting the predefined performance constraints, is used to guide both the task scheduling and the routing path allocation procedure. An efficient yield computation method for this mapping complements and significantly improves the effectiveness of the proposed variation-aware mapping algorithm. Experimental results show that our variation-aware mapper achieves significant yield improvements over worst-case and nominal-case deterministic mapper

چکیده

به عنوان مقیاس های فناوری، عدم اطمینان از تأخیر ناشی از تغییرات فرآیند به طور فزاینده برای طرح های میکرومتر خاص کامل به مدل قطعی تبدیل شده است. به عنوان یک نتیجه، یک تغییر الگو از حالت قطعی به روش های طراحی آماری در تمام سطوح سلسله مراتب طراحی اجتناب ناپذیر است. در این مقاله، روش نگاشت ارتباطات و وظیفه آشنا به تغییرات برای برای تراشه های بر روی سیستم چند پردازنده ای را ارائه می دهیم که از معماری ارتباطی تراشه-در-شبکه استفاده می کند، به طوری که می تواند تأثیر تغییرات پارامتر را کم کند. طرح نگاشت ما برای تغییرات در هر دو هسته پردازش و لینک های ارتباطی، برای اطمینان از یک مدل کامل و دقیق در کل سیستم، محاسبه می شود. طراحی جدید مربوط به اندازه گیری، که بازده عملکرد نامیده شد و به عنوان احتمال مواجه با برنامه اختصاص داده شده، تعریف شد، محدودیت های عملکرد از پیش تعریف شده، برای هدایت هر دو زمانبند کار و مسیریابی رویه تخصیص مسیر استفاده شده است. روش محاسبه بازده کارآمد، برای این نگاشت پیاده سازی می شود و به طور قابل توجهی تأثیر الگوریتم نگاشت آگاه به تغییرات را بهبود می بخشد. نتایج تجربی نشان می دهد که نقشه بردار آگاه به تغییرات ما، به پیشرفت های عملکرد قابل توجهی، در بدترین و  غیر واقعی ترین مورد نگاشت دهنده، دست یافته است.

1-مقدمه

مقیاس گذاری تهاجمی فن آوری، ظرفیت ادغام میلیاردها ترانزیستور را ممکن می سازد. در نتیجه، کل سیستم های کنونی می توانند بر روی یک قطعه تراشه مجرد [سیستم بر روی تراشه (SoC)] یکپارچه شوند. در واقع، بسیاری از سیستم های تعبیه شده امروزی، چند پردازنده ی ناهمگن با انواع مختلفی از عناصر پردازشی (PEها)، از جمله ماژول های سخت افزاری سفارشی [مانند مدارات مجتمع برنامه خاص (ASIC ها)]، ریزپردازنده های قابل برنامه ریزی و آرایه های گیت تعبیه شده ی فیلد قابل برنامه ریزی (FPGA) می باشند، که همه آنها در یک قطعه تراشه برای شکل دادن به عنوان یک سیستم تراشه چند پردازنده ای (MPSoC)شناخته شده اند...


موسسه ترجمه البرز اقدام به ترجمه مقاله " مهندسی كامپيوتر " با موضوع " نگاشت ارتباطی و وظیفه آگاه به تغییرات برای معماری MPSoC " نموده است که شما کاربر عزیز می توانید پس از دانلود رایگان مقاله انگلیسی و مطالعه ترجمه چکیده و بخشی از مقدمه مقاله، ترجمه کامل مقاله را خریداری نمایید.
عنوان ترجمه فارسی
نگاشت ارتباطی و وظیفه آگاه به تغییرات برای معماری MPSoC
نویسنده/ناشر/نام مجله :
Computer-Aided Design of Integrated Circuits and Systems, IEEE Transactions
سال انتشار
2011
کد محصول
1005401
تعداد صفحات انگليسی
13
تعداد صفحات فارسی
37
قیمت بر حسب ریال
1,331,000
نوع فایل های ضمیمه
Pdf+Word
حجم فایل
3 مگا بایت
تصویر پیش فرض


این مقاله ترجمه شده را با دوستان خود به اشتراک بگذارید
سایر مقالات ترجمه شده مهندسی كامپيوتر را مشاهده کنید.
کاربر عزیز، بلافاصله پس از خرید مقاله ترجمه شده مقاله ترجمه شده و با یک کلیک می توانید مقاله ترجمه شده خود را دانلود نمایید. مقاله ترجمه شده خوداقدام نمایید.
جهت خرید لینک دانلود ترجمه فارسی کلیک کنید
جستجوی پیشرفته مقالات ترجمه شده
برای کسب اطلاعات بیشتر، راهنمای فرایند خرید و دانلود محتوا را ببینید
هزینه این مقاله ترجمه شده 1331000 ریال بوده که در مقایسه با هزینه ترجمه مجدد آن بسیار ناچیز است.
اگر امکان دانلود از لینک دانلود مستقیم به هر دلیل برای شما میسر نبود، کد دانلودی که از طریق ایمیل و پیامک برای شما ارسال می شود را در کادر زیر وارد نمایید


این مقاله ترجمه شده مهندسی كامپيوتر در زمینه کلمات کلیدی زیر است:






Multiprocessor system-on-chips (MPSoCs)
process variability
scheduling
task mapping

تاریخ انتشار در سایت: 2015-08-22
جستجوی پیشرفته مقالات ترجمه شده

خدمات ترجمه تخصصی و ویرایش مقاله مهندسی كامپيوتر در موسسه البرز

نظرتان در مورد این مقاله ترجمه شده چیست؟

ثبت سفارش جدید