Abstract
DESIGN of power-efficient and high-speed data path logic systems are one of the most substantial areas of research in VLSI system design. In digital adders, the speed of addition is limited by the time required to propagate a carry through the adder. The sum for each bit position in an elementary adder is generated sequentially only after the previous bit position has been summed and a carry propagated into the next position. The Carry select adder (CSLA) is used in many computational systems to alleviate the problem of carry propagation delay by independently generating multiple carries and then select a carry to generate the sum . However, the CSLA is not area efficient because it uses multiple pairs of Ripple Carry Adders (RCA) to generate partial sum and carry by considering carry input , then the final sum and carry are selected by the multiplexers (mux). The basic idea of this work is to use Binary to Excess-1 Converter (BEC) instead of RCA in the regular CSLA to achieve high speed and low power consumption
چکیده
طراحی سیستم های منطقی مسیر داده پرسرعت و با بازدهی انرژی بالا یکی از مهم ترین زمینه های تحقیقاتی در طراحی سیستم VLSI است. در جمع کننده های دیجیتال، سرعت عمل جمع به واسطه زمان مورد نیاز برای پخش رقم نقلی از طریق جمع کننده محدود می شود. جمع برای هر محل بیت در یک جمع کننده مقدماتی بطور متوالی پس از اینکه محل بیت قبلی جمع شد و یک رقم نقلی به محل بعدی پخش شد، تولید می شود. جمع کننده گزینش رقم نقلی (CSLA)در بسیاری از سیستم های محاسباتی کاربرد دارد تا مشکل تأخیر پخش رقم نقلی با تولید جداگانه چند رقم نقلی و سپس گزینش یک رقم نقلی برای تولید جمع رفع شود. با این حال، CSLA از نظر فضا کارآمد نیست زیرا از چند زوج جمع کننده رقم نقلی پله ای (RCA)برای تولید جمع و رقم نقلی جزئی با درنظرگیری ورودی رقم نقلی استفاده می کند و سپس جمع و رقم نقلی نهایی به وسیله تسهیم کننده ها (mux) انتخاب می شود. ایده اولیه این تحقیق استفاده از مبدل دوتایی به اضافی-1 (BEC) بجای RCA در CSLA منظم جهت رسیدن به سرعت باد و مصرف برق کم است.
1-مقدمه
محدودیت سرعت اصلی در هر جمع کننده در تولید ارقام نقلی دیده می شود و بسیاری از مؤلفین مسئله جمع را درنظر گرفته اند. ایده اولیه تحقیق پیشننهادی استفاده از مبدل های BEC جهت افزایش سرعت عمل جمع است. این منطق را می توان با جمع کننده گزینش رقم نقلی اجرا کرد تا ساختاری کم مصرف و با فضای کارآمد حاصل شود. جمع کننده گزینش رقم نقلی 32 بیت پیشنهادی با جمع کننده جهش رقم نقلی (CSKA) و جمع کننده گزینش رقم نقلی 32 بیتی منظم مقایسه می شود. CSLA در بسیاری از سیستم های محاسباتی استفاده می شود تا مشکل تأخیر پخش رقم نقلی با تولید جداگانه چند رقم نقلی و سپس انتخاب یک رقم نقلی برای تولید جمع برطرف شود...