چکیده

در سال های اخیر، سیستم های محاسباتی نوورومورفیک (NCS) مبتنی بر نوار مقاومتی حافظه دار، راه حلی نویدبخش برای تسریع شبکه های عصبی ایجاد کرده است. با این حال، ماندن در حالت خطا در تجهیزات حافظه دار سبب کاهش قابل توجه در دقت محاسباتی NCS می شود. در این مقاله، ما چهارچوبی موثر برای تحمل خطا در سیستم های محاسباتی نورومورفیک مبتنی بر نوار مقاومتی حافظه دار پیشنهاد می کنیم. ابتدا، یک روش دسته بندی سلسله مراتبی آگاه از حد مجاز خطا پیشنهاد می شود که ارتباطات وزنی یک شبکه عصبی پراکنده را در دسته ‌ها تقسیم ‌بندی می کند. سپس برای هر دسته، ساختار نوار متقاطع حافظه دار پیشنهاد می شود تا اندازه مناسب نوار متقاطع با در نظر گرفتن هزینه سخت‌افزاری و نرخ نگاشت موفق تعیین شود. پس از آن، یک فرمول برنامه نویسی خطی صحیح برای استخراج نگاشت ارتباط-مقاومت حافظه دار برای تحمل خطا توسعه می یابد. در نهایت، یک الگوریتم اکتشافی کارآمد مبتنی بر تطابق به منظور تسریع فرایند نگاشت تحمل خطا پیشنهاد می شود. نتایج تجربی نشان می‌دهد که چهارچوب تحمل خطای پیشنهادی می‌تواند نرخ نگاشت موفق را بهبود بخشد و به طور همزمان هزینه سخت‌افزاری را کاهش دهد.

1-مقدمه

سیستم های محاسباتی نورومورفیک (NCS) مبتنی بر طراحی سخت افزاری از ساختارهای عصب های واقعی تقلید می کنند ]1[. بر خلاف ساختارهای مرسوم وون نیومن، NCS اغلب با واحدهای محاسباتی و ذخیره سازی کاملا موازی، کاملا متصل و واقع در یک محل ساخته می شود که شکاف بین ظرفیت محاسبه پردازنده مرکزی و پهنای باند حافظه را رفع می کند ]2[. با این حال، نشان داده شده که اجرای NCS توسط فناوری CMOS دچار عدم تطابق بین بلوک‌های سازنده NCS (نورون و سیناپس) اصول CMOS (منطق بولی) است. برای رفع این مشکل، از فناوری جدید مقاومت حافظه دار برای پیاده سازی مدار سیناپس به دلیل شباهت بین رفتارهای مقاومت حافظه دار و سیناپس استفاده می شود...