Abstract
In this paper, we present a methodology for efficient majority/minority network synthesis of arbitrary multiout- put Boolean functions. Many emerging nanoscale technologies, such as quantum cellular automata (QCA), single electron tunneling (SET), and tunneling phase logic (TPL), are capable of implementing majority or minority logic very efficiently. The main purpose of this paper is to lay the foundation for research on the development of synthesis methodologies and tools to generate optimized majority/minority networks for these emergent technologies. Functionally correct QCA-, SET-, and TPL-based majority/ minority gates have been successfully demonstrated. However, there exists no comprehensive methodology or design automation tool for general multilevel majority/minority network synthesis. We have built the first such tool, majority logic synthesizer, on top of an existing Boolean logic synthesis tool. Experiments with 40 Microelectronics Center of North Carolina benchmarks were performed. They indicate that up to 68.0% reduction in gate count is possible when utilizing majority/minority logic, with the average reduction being 21.9%, compared to traditional logic synthesis, in which two-input and/or gates in the circuit are converted to majority/minority gates
چکیده
در این مقاله به ارائه روشی برای تلفیق توابع بولی چند خروجیِ اختیاری در شبکه اکثریت/اقلیت می پردازیم. فناوری های بسیاری در مقیاس نانو وجود داشته که می توانند منطق اقلیت و اکثریت را به شکلی کارآمد پیاده سازی نمایند؛ از جمله این فناوری ها می توان به آتوماتای سلولی نقطه کوانتومی (QCA)، تونلینگ تک الکترونی (SET) و منطق فاز تونلینگ (TPL) اشاره کرد. هدف اصلی این مقاله، ارائه مبانیِ پژوهشی برای توسعه روش ها و ابزارهای تلفیق برای ایجاد شبکه های بهینه سازی شده اکثریت/اقلیت می باشد. همچنین کارکرد صحیح گیت های اکثریت/اقلیت که مبتنی بر فناوری های TPL، SET و QCA می باشند اثبات گردیده است. البته هیچ روش و یا ابزار اتوماسیون طراحی جامعی برای تلفیق شبکه اقلیت/اکثریت چند سطحی وجود ندارد. در حال حاضر ما یک چنین ابزاری را تحت عنوان ترکیب کننده منطق اکثریت در رأس ابزارهای تلفیق منطق بولی ایجاد نموده ایم. همچنین آزمایش هایی را در 40 مرکز میکروالکترونیک در کارولیدای شمالی انجام داده ایم. آزمایش ها نشان می دهد که در صورت بکار گیری منطق اقلیت/اکثریت می توان به کاهش 68 درصدی تعداد گیت‌ها و همچنین میانگین کاهش 21.9 درصدی در مقایسه با روش های تلفیق منطقی معمول که در آن، دو گیت AND/OR در مدار به گیت های اقلیت/اکثریت تبدیل می شوند دست یافت.
1-مقدمه
حدود دو دهه است که فناوری بزرگ مقیاس CMOS همواره توانسته است مقیاس بندی در ابعاد مورد نیاز را به منظور پیاده سازی سیستم های ادغام یافته کم مصرف، پر سرعت و بسیار بزرگ مقیاس فراهم سازد. در نقشه راه انجمن صنایع نیمه هادی پیش بینی شده است که تحول این فناوری تا 10 الی 15 سال آینده به پایان خواهد رسید [1]. با توجه به این زمان محدود نیاز است تا مطالعاتی بر روی فناوری های نانومقیاس صورت گرفته تا بتوان کاندیدی جایگزینی را برای فناوری CMOS و حفظ قانون مور به دست آورد...