چکیده

فن آوری STT-RAM به تازگی به عنوان یکی از فن آوری های حافظه نویدبخش ظاهر شده است. با این حال، مشکلات عمده آن یعنی استقامت نوشتن(تحمل تعداد نوشتن) محدود و انرژی نوشتن زیاد، هنوز مانع استفاده آن به عنوان جایگزین درج تصادفی در کش SRAM می شود. در این مقاله، ما یک طرح کدگذاری جدید برای کش سطح آخر STT-RAM بر اساس مفهوم محلیت مقدار پیشنهاد می کنیم. ما احتمال تعویض در کش را با مبادله الگوهای مشترک با کدهای وزن محدود (LWC) کاهش می دهیم تا نوشتن ها را کمتر کنیم و همچنین آن ها را یکنواخت تر سازیم. ما همچنین برخی سیاست ها را برای تعویض این الگوهای تعریف می­کنیم. ارزیابی ما نشان می دهد که واریانس نوشتن بیت در سلول های حافظه می تواند در حدود 20٪ بطور متوسط تقلیل یابد، که موجب استهلاک یکنواخت بیشتر می شود و به طور مستقیم طول عمر را افزایش داده و قابلیت اطمینان سلول را بهبود می بخشد. علاوه بر این، نوشتن ها در خطوط کش را می توان حدود 12% در مقایسه با یکی از تکنیک های سطح مدار موثر شناخته شده به نام خاتمه نوشتن اولیه (EWT) ]12[ کاهش داد. روش ما زمان دسترسی سلسله مراتبی حافظه را در حدود 0.08٪ به طور متوسط افزایش می دهد، که قابل اغماض است. نشان داده ایم که روش ما تاثیر منفی بر  تاخیر انرژی کش سطح آخر ندارد. غیر یکنواختی ناشی از طرح کدگذاری می تواند برای طرح کدگذاری دیگری در حافظه اصلی و یا حافظه نهان L1 بسته به فن آوری هایشان استفاده شود.

1-مقدمه

در سال های اخیر، تلاش های بسیاری از سوی دانشگاهیان و صنعت برای استفاده از فن آوری های حافظه غیرفرار در حال ظهور انجام شده است ، از قبیل حافظه دسترسی تصادفی گشتاور پیچشی اسپین انتقال   (STT-RAM) و حافظه تغییر فاز (PCM) در سلسله مراتب حافظه. در بیشتر این تلاش ها، PCM به علت چگالی بالا و استقامت کم آن در حافظه اصلی و STT-RAM  به دلیل پایایی بالاتر از PCM [1]، [9]، [13] در حافظه پنهان استفاده شده است...

 میتوانید از لینک ابتدای صفحه، مقاله انگلیسی را رایگان دانلود فرموده و چکیده انگلیسی و سایر بخش های مقاله را مشاهده فرمایید