Abstract
In this paper we present novel high speed and ultra low voltage domino invererters. The delay of the inverters are less than 4% of the delay for a standard CMOS inverter. A low power inverter is included and the simulated data for supply voltages in the range of 200mV to 400mV are provoded. Monte carlo simulation show that the ULV logic styles are less influenced by process mismatches than standard CMOS logic. Simulated data presented is obtained by HSpice and process parameters for the 90nm TSMC process
چکیده
در این مقاله ما معکوس کننده های (مبدل های) دومینوی فوق ولتاژ پایین و پرسرعت جدیدی را ارائه می دهیم. تاخیر این معکوس کننده ها کمتر از 4% تاخیر یک معکوس کننده استاندارد CMOS است. یک معکوس کننده کم توان انتخاب می شود و داده های شبیه سازی برای ولتاژهای منبع تغذیه در محدوده 200mV تا 400mV به دست می آیند. شبیه سازی مونت کارلو نشان می دهد که سبک منطق ULV کمتر از منطق CMOS استاندارد، تحت تاثیر عدم تطبیق های فرآیندی هستند. داده های شبیه سازی ارائه شده به وسیله پارامترهای فرآیند و H Spice برای فرآیند 90 nm TSMC به دست می آید.
1-مقدمه
بازار بهره گیرنده از ابزارهای الکترونیکی قابل حمل، تقاضا برای سیستم های مجتمع پیچیده را که بتواند توسط باتری های سبک وزن با زمان زیاد برای شارژ مجدد توان دهی شود، نیروی تازه بخشیده است. از این رو در عصر VLSI مدرن، تقاضا برای سبک طراحی توان پایین اهمیت بیشتری می یابد. سنسور و فعال کننده (محرک) هایی که به اینترنت آینده متصل هستند به شدت کاربرد و ساختار سیستم های محاسباتی را که مستقیما با جهان فیزیکی تعامل دارند را تغییر می دهند. یک رویکرد موثر و اساسی، کم کردن ولتاژ – منبع تغذیه (VDD) است. برای یک مدار CMOS ، کل اتلاف توان شامل مولفه های استاتیک و دینامیک در طی مد فعال عملیات می شود. با این همه مقیاس بندی ولتاژ تغذیه تاثیر معکوسی را بر عملکرد مدار دارد یعنی می تواند به یک زیان شدید در سرعت مدار منجر گردد...