عنوان ترجمه شده مقاله: شبکه های حسگر بی سیم تعبیه شده چند هسته ای: معماری و کاربردها

Technological advancements in the silicon industry, as predicted by Moore's law, have enabled integration of billions of transistors on a single chip. To exploit this high transistor density for high performance, embedded systems are undergoing a transition from single-core to multi-core. Although a majority of embedded wireless sensor networks (EWSNs) consist of single-core embedded sensor nodes, multi-core embedded sensor nodes are envisioned to burgeon in selected application domains that require complex in-network processing of the sensed data. In this paper, we propose an architecture for heterogeneous hierarchical multi-core embedded wireless sensor networks (MCEWSNs) as well as an architecture for multi-core embedded sensor nodes used in MCEWSNs. We elaborate several compute-intensive tasks performed by sensor networks and application domains that would especially benefit from multi-core embedded sensor nodes. This paper also investigates the feasibility of two multi-core architectural paradigms-symmetric multiprocessors (SMPs) and tiled many-core architectures (TMAs)-for MCEWSNs. We compare and analyze the performance of an SMP (an Intel-based SMP) and a TMA (Tilera's TILEPro64) based on a parallelized information fusion application for various performance metrics (e.g., runtime, speedup, efficiency, cost, and performance per watt). Results reveal that TMAs exploit data locality effectively and are more suitable for MCEWSN applications that require integer manipulation of sensor data, such as information fusion, and have little or no communication between the parallelized tasks. To demonstrate the practical relevance of MCEWSNs, this paper also discusses several state-of-the-art multi-core embedded sensor node prototypes developed in academia and industry. We further discuss research challenges and future research directions for MCEWSNs

چکیده
پیشرفت فن آوری در صنعت سیلیکون، همان طور که با قانون مور پیش بینی شده، یکپارچگی میلیاردها ترانزیستور روی یک تراشه واحد را، فراهم کرده است. برای بهره برداری از این تراکم ترانزیستوری بالا برای عملکرد بالا، سیستم های تعبیه شده دستخوش یک گذار از حالت تک هسته ای به چند هسته ای هستند. اگر چه اکثر شبکه­ های حسگر بی­سیم تعبیه شده (EWSNها) گره های حسگر تعبیه شده تک هسته ای تشکیل شده ­اند، پیش بینی می­شود گره های حسگر تعبیه شده چند هسته­ ای در حوزه­ های کاربردی انتخاب شده که نیاز به پردازش پیچیده درون شبکه ای داده های دریافتی دارند، شروع به رشد کنند. در این مقاله، ما یک معماری برای شبکه های حسگر بی­سیم تعبیه شده چند هسته ای سلسله مراتبی ناهمگن (MCEWSNها)  و همچنین یک معماری برای گره های حسگر تعبیه شده چند هسته ای مورد استفاده درMCEWSN  ها پیشنهاد می­دهیم. ما چند وظیفه به شدت محاسباتی انجام یافته توسط شبکه های حسگر و حوزه های کاربردی را که علی الخصوص از گره های حسگر تعبیه شده چند هسته ای بهره می برند، با دقت شرح می دهیم. این مقاله همچنین به بررسی امکان سنجی دو نمونه معماری چند هسته ای چند پردازنده متقارن (SMPها) و معماری چندین هسته ای کاشی­وار (کاشی­کاری شده (tiled)) (TMAها) برای MCEWSNها می پردازد. ما عملکرد SMP (یک SMP مبتنی بر اینتل) و یکTMA  (TILEPro64 متعلق به Tilera) را بر اساس یک برنامه ترکیب اطلاعات موازی برای معیارهای عملکردی مختلف ( به عنوان مثال، زمان اجرا، تسریع، بازدهی، هزینه و عملکرد در هر وات) مقایسه و تجزیه و تحلیل می­کنیم. نتایج نشان می­دهد که TMA ها به طور موثری از محلیت (locality) داده بهره برداری کرده و برای کاربردهایی که MCEWSN  نیازمند به کار بردن تعداد صحیحی از داده های حسگر مانند ترکیب اطلاعات هستند و هیچ ارتباطاتی بین وظایف موازی ندارند و یا میزان این ارتباطات کم است، بسیار مناسب تر است. برای نشان دادن ارتباط عملی MCEWSNها، این مقاله همچنین چندین نمونه اولیه از گره حسگر تعبیه شده چند هسته ای مدرن که در دانشگاه و صنعت توسعه یافته را مورد بحث قرار می دهد. علاوه بر این ما چالش های پژوهشی و جهت تحقیقات آینده برای MCEWSN ها را بحث می­کنیم.