عنوان ترجمه شده مقاله: اجرای منطق سه گانه و برنامه های کاربردی آن با استفاده از CNTFET

The prime motive of this paper is to present the ternary logic as an alternative to binary logic as it is simpler and more energy efficient because the number of gates required will be reduced using ternary logic. Also Carbon nanotube field effect transistors (CNTFET) are used to further upgrade the novel nature of the designs in this paper. The simulation results using Cadence Virtuoso reported that chip delay is reduced by implementing ternary logic using CNTFET's. First a basic gate like inverter is designed. Later on using the same multithreshold logic a novel Analog to Digital Converter (ADC) and a variable Multilevel Voltage Detector are being designed. The novel ADC proposed in this paper uses only 3 CNTFET's in ternary logic which is far ahead in terms of the transistor count than in normal CMOS technology binary logic ADC

 انگیزه نخست این مقاله ارائه منطق سه گانه به عنوان جایگزینی برای منطق باینری است، آن گونه که ساده‌تر و از لحاظ انرژی کارآمدتر باشد، چرا که تعداد گیت‌های مورد نیاز با استفاده از منطق سه گانه کاهش می‌یابد. همچنین، ترانزیستورهای اثر میدانی با نانولوله‌های کربنیCNTFET) ) برای ارتقاء بیشتر ماهیت جدید طرح در این مقاله استفاده می شود. نتایج شبیه سازی با استفاده از برنامه‌ی cadence virtuoso  نشان داد که تاخیر تراشه با اجرای منطق سه گانه با استفاده از CNTFET کاهش می یابد. نخست یک گیت پایه‌ای مانند اینورتر طراحی شد. آنگاه با استفاده از همان منطق چند آستانه‌ای، یک مبدل آنالوگ به دیجیتال جدیدADC)) و یک متغیر ولتاژ چند سطحی آشکارساز طراحی گردید. مبدل جدید ADC پیشنهادی در منطق سه‌گانه در این مقاله تنها از 3 CNTFET استفاده می کند که به مراتب از نظر تعداد ترانزیستور از تکنولوژی CMOS معمولی ADC منطق باینری جلوتر است.

با استفاده از منطق باینری در یک طراحی تراشه، اتصالات داخلی نزدیک به 70 درصد سیلیکون را مصرف خواهند کرد و 20 درصد برای هدف ایزوله‌کردن مصرف شده و تنها 10 درصد باقی مانده می‌تواند برای ساخت دیوایس‌های ما استفاده شود. [3]. با استفاده از منطق سه گانه اطلاعات بیشتری می‌تواند از سیگنال منتقل می‌شود و بنابراین تعداد اتصالات به میزان قابل توجهی کاهش می‌یابد. همچنین تعدادی گیت مورد نیاز کاهش یافته و در نتیجه تاخیر تراشه نیز کاهش می‌یابد. همه اینها منطق سه‌گانه را از لحاظ انرژی کارآمدتر کرده و لذا جایگزین پرکاری برای منطق باینری موجود است...