Abstract
The Carbon Nanotube Field Effect Transistor (CNFET) is one of the most promising candidates to become successor of silicon CMOS in the near future because of its better electrostatics and higher mobility. The CNFET has many parameters such as operating voltage, number of tubes, pitch, nanotube diameter, dielectric constant, and contact materials which determine the digital circuit performance. This paper presents a study that investigates the effect of different CNFET parameters on performance and proposes a new CNFET design methodology to optimize performance characteristics such as current driving capability, delay, power consumption, and area for digital circuits. We investigate and conceptually explain the performance measures at 32 nm technologies for pure-CNFET, hybrid MOS-CNFET, and CMOS configurations. In our proposed design methodology, the power delay product (PDP) of the optimized CNFET is about 68%, 63%, and 79% less than that of the nonoptimized CNFET, hybrid MOS-CNFET, and CMOS circuits, respectively. Therefore, the proposed CNFET design is a strong candidate to implement high performance digital circuits
چکیده
ترانزیستورهای اثر میدان مبتنی بر نانولوله کربنی (CNFET) یکی از قابل‌اعتمادترین گزینه‌ها برای جایگزینی CMOS در آینده‌ای نزدیک به‌واسطه مشخصه الکترواستاتیکی بهتر و موبیلیتی بیشتر آن می‌باشد. CNFET دارای پارامترهای متعددی از قبیل ولتاژ کار، تعداد لوله‌ها، گام، قطر نانولوله، ثابت دی‌الکتریک، مواد کنتاکت و غیره است که عملکرد مدارهای دیجیتالی را تعیین می‌کند. این مقاله مطالعه‌ای در مورد بررسی اثر پارامترهای مختلف CNFET روی عملکرد ترانزیستور بوده و یک روش طراحی جدید برای CNFET را با هدف بهینه‌سازی مشخصه‌های عملکردی نظیر قابلیت درایو جریان، تأخیر، مصرف توان و سطح اشغالی در مدارهای دیجیتالی پیشنهادی می‌دهد. ما همچنین به بررسی و تشریح مفهومی معیارهای عملکرد تحت فناوری‌های 32 nm برای CNFETی خالص، MOC-CNFET ی هیبریدی و ساختار CMOS می‌پردازیم. در روش طراحی پیشنهادی ما، تأخیر توان تولیدی (PDP) در CNFTE ی بهینه‌سازی شده به ترتیب در حدود 68%، 63% و 79% کمتر از CNFET ی بهینه‌سازی نشده، MOS-CNFET ی هیبریدی و CMOS می‌باشد. بنابراین، طراحی CNFETی پیشنهادی یک گزینه مناسب برای پیاده‌سازی در مدارهای دیجیتالی پیشرفته است.
1-مقدمه
فناوری CMOS با چالش‌های متعددی در مقیاس نانو مواجه است که دلیل آن فاکتورهای متعددی نظیر اثرات کانال کوتاه، عدم کنترل روی جریان‌های نشتی استاتیکی و اثر تونل‌زنی سورس به درین است. امروزه به‌منظور برآورده سازی قانون مور، یافتن گزینه‌هایی نظیر ترانزیستورهای اثر میدان مبتنی بر نانولوله کربنی (CNFET) که توجه زیادی در سال‌های گذشته به عنوان یک نمونه تعمیم‌یافته از CMOS های سیلیکونی برای استفاده در مدارهای مجتمع منطقی دیجیتالی آینده به خود جلب کرده است، از اهمیت بالایی برخوردار است. CNFET ها مشخصه‌های مطلوبی را از خود نشان می‌دهند نظیر موبیلیتی بالا الکترون‌ها نزدیک به انتقال بالستیک، و قابلیت حمل جریان بیشتر و ابعاد کوچک‌تر قطعه در مقایسه با Si-MOSFET های متداول. نانولوله‌های کربنی (CNT ها) مواد قابل‌اعتمادی برای کاربردهای الکترونیکی انعطاف‌پذیر هستند که تنوع زیادی از کاربردها را نظیر سلول‌های خورشیدی منعطف، سنسورهای فشار شبه پوستی، و تگ‌های RFID ی همسان را پوشش می‌دهند...